1、整个方案的结构框架
3、PL层，即Zynq中的FPGA硬件部分，加载了KPA的主站IPcore，该IPcore使用logic构建了两个NIC（MAC）+Tim髫潋啜缅er，并封装在一起。KPA NIC 0/1通过AXI总线接收来自KPA NIC Driver的数据，并对数据进行重新排列，最终给到PHY，再通过变压器，RJ45把EtherCAT数据帧发出。KPA Timer提供时钟源用于同步KPA NIC Driver和KPA NIC 0/1，而如果设定了ShiftSendingFrame时间（KPA主站IPcore特有的），那么KPA NIC Shift会对NIC发出数据的时间进行延迟，从而使得网卡发出数据帧的时间在最大抖动时间之后，以确保从出站网口发出的数据帧是精确定时的，并且包含完整的数据信息。一般选取从站响应时间的平均数作为参考的ShiftSendingframe。
6、总结：采用Zynq的方案开发实施的EtherCAT主站有着更强大的处理能力和响应速度，同时减少主站自身的抖动，但开发难度相对较大。
