深度FPGA之FIFO 一，altera FIFO创建

1、创建IP核

2、FIFO 的读写是否是同一个时钟，一般都是读写的时钟不一致。配置常用的标准位：full，判定是否写满，写满嬴猹缥犴则为1empty,判定FIFO是否为空，空则为1，一般用于判定FIFO内是否有数据usedw,使用fifo的个数clear,复位

3、配置FIFO的运行模式：normal常规模式，输出在rdreq信号之后。show-ahead喋碾翡疼模式，输出在rdreq之前，rdreq之后为下一个值。

4、配置优化类型：速度/面积

5、用于仿真的库