Xilinx ISE如何查看内部模块连线的波形

 时间:2024-10-15 08:56:28

1、首先先说一种比士嫣轶嗄较笨拙的方法,但是用自动代码生成工具,也会非常方便。就是把要调试的变量筛选出来,在顶层模块自动生成用于调试的output输出以及添加用于调试的wire变量。

Xilinx ISE如何查看内部模块连线的波形

2、在Test测试文件中不需要自行编写连线,只需要新建Test Fixture,ISE会自动生成调试连线。

Xilinx ISE如何查看内部模块连线的波形

3、但是如果我们不满足于顶层模块的输出,在左边选择Instances and Process,展开我们的测试模块,层层展开可以看到所有的子模块。

Xilinx ISE如何查看内部模块连线的波形

5、添加完以后,点击重新开始,接着设置步进时间,然后就可以点击步进查看波形了。

Xilinx ISE如何查看内部模块连线的波形

7、在选定的波形上,可以在右键菜单中的Redix调整波形显示进制。注意,如果是数组需要展开设置数组里边。

Xilinx ISE如何查看内部模块连线的波形
  • vhdl与verilog的区别是什么
  • 怎么用visualstudio
  • 如何在github上下载开源代码
  • 施密特触发器(Schmitt Trigger)
  • 如何在Simulink中创建子系统
  • 热门搜索
    什么是纸黄金 et是什么意思 六险一金包括什么 汲取的意思 翻新机是什么意思 处男是什么意思 李白姓什么 艳照门什么时候 参麦注射剂作用 续航是什么意思